Erweiterung von NVLink mit Integration auf Chipebene.
NVLink-C2C erweitert die branchenführende NVIDIA® NVLink-Technologie® mit einer Chip-zu-Chip-Verbindung. Dies ermöglicht die Entwicklung einer neuen Klasse von integrierten Produkten mit NVIDIA-Partnern, die über Chiplets entwickelt wurden, sodass NVIDIA-Grafikprozessoren, -DPUs und -CPUs nahtlos mit individueller Hardware verbunden werden können.
Das Design und Layout einer Chip-zu-Chip-Verbindung ist entscheidend für die ordnungsgemäße Funktion, Leistung, Energieeffizienz, Zuverlässigkeit und Fertigungserträge NVIDIA NVLink-C2C basiert auf der erstklassigen SerDes- und Link-Designtechnologie. Dank des fortschrittlichen Packaging bietet die NVLink-C2C-Verbindung bis zu 25-mal mehr Energieeffizienz und ist 90-mal flächeneffizienter als eine PCIe-Gen-5-PHY auf NVIDIA-Chips. NVLink-C2C ist durch PCB-Level-Integration, Multi-Chip-Module (MCM), Silizium-Interposer oder Verbindungen auf Wafer-Ebene erweiterbar, was die branchenweit höchste Bandbreite ermöglicht und sowohl die Energieeffizienz als auch die Flächeneffizienz optimiert. Die NVLink-C2C-Technologie steht Kunden und Partnern zur Verfügung, die halbspezifische Systemdesigns erstellen möchten.
Der NVIDIA GB200 Superchip kombiniert zwei Blackwell-Grafikprozessoren und eine NVIDIA Grace™-CPU, die über NVLink-C2C miteinander verbunden sind. Er lässt sich auf den GB200 NVL72 hochskalieren, ein massives System mit 72 Grafikprozessoren, die über NVIDIA® NVLink® verbunden sind.
NVIDIA Grace Hopper™ Superchip kombiniert die Grace- und Hopper-Architekturen mithilfe von NVIDIA NVLink-C2C, um ein kohärentes CPU- und GPU-Speichermodell für beschleunigte KI- und High-Performance Computing(HPC)-Anwendungen bereitzustellen.
Die NVIDIA Grace Superchip-CPU nutzt die NVLink-C2C-Technologie, um 144 Recheneinheiten und eine Speicherbandbreite von 1 TB/s für die Cloud, Unternehmen und High-Performance Computing bereitzustellen.
Unterstützt kohärente Datenübertragungen mit hoher Bandbreite zwischen Prozessoren und Beschleunigern.
Unterstützt Atomics zwischen Prozessoren und Beschleunigern, um schnelle Synchronisation und Hochfrequenzaktualisierungen für gemeinsam genutzte Daten durchzuführen.
Dank des fortschrittlichen Packaging bis zu 25-mal mehr Energieeffizienz und 90-mal flächeneffizienter als PCIe-Gen-5-PHY auf NVIDIA-Chips.
Unterstützt Arm-AMBA CHI- oder CXL-Industriestandard-Protokolle für Interoperabilität zwischen Geräten.
NVIDIA-Datenschutzrichtlinie